


Práctica. Cronómetro

Objetivos

- Familiarizarse con la metodología de diseño de circuitos digitales.
- Familiarizarse con el entorno de desarrollo ISE Foundation de Xilinx
- Describir circuitos digitales mediante el lenguaje de descripción Hardware VHDL
- Familiarizarse con el software de desarrollo para Dispositivos Lógicos Programables,

Descripción general del problema

Implementar un contador de segundos en la placa Spartan3 de Xilinx. La cuenta se desplegará en los display de 7 segmentos y se podrá volver a 0 mediante uno de los pulsadores de la placa.



Para facilitar el diseño y poder reutilizar partes del circuito en prácticas siguientes el problema se dividirá en los siguientes bloques:

1. **FREQ_DIV**: bloque encargado de dividir la frecuencia de un reloj entrante. Para esta práctica se utilizará para convertir el reloj de la placa de 50MHz en un reloj de 1Hz.
2. **CONTADOR_DECIMAL**: bloque contador decimal. Si la entrada ENABLE está activa (1 lógico) la salida COUNT se incrementa en cada flanco de subida de la señal CLK. Cuando COUNT llega a 9 vuelve a 0 en el siguiente flanco en CLK. La entrada CLEAR vuelve COUNT a 0 en forma sincrónica.
3. **HEX_TO_7SEG**: bloque conversor que permite representar dígitos HEXA en displays de tipo 7 segmentos.

Se pide

1. trabajo en grupo. Antes de entrar en la fase de diseño de sistema hacer un breve bosquejo (diagrama, dibujo, notas ..) de que creen ustedes que tiene que hacer, que necesitarían para hacer un circuito de estas características y con la metodología que se pretende usar, describan el flujo del proceso y las etapas que cree que tendrán. Póngales sus propias palabras .

2. Describir cada uno de los bloques en VHDL. Para el bloque HEX_TO_7SEG puede transformar dígitos entre 0 y 9, pero pueden extenderse sus capacidades para que también pueda representar los dígitos hexa A hasta F. .
3. Sintetizarlos y simular su funcionamiento utilizando el entorno ISE .
4. Una vez comprobado el correcto funcionamiento de los bloques, utilizar **instanciaciones** de estos para crear (utilizando VHDL) el diseño que se describió anteriormente.
5. Sintetizarlo y simular su funcionamiento de todo el sistema
 - Una vez comprobado el correcto funcionamiento, asignar pines para la placa SPARTAN -3 que se suministra (http://www.digilentinc.com/Data/Products/S3BOARD/S3BOARD_RM.pdf)
6. Compilar el diseño y grabarlo en la placa.
7. Comparar las frecuencias máximas de funcionamiento y recursos ocupados del chip con los demás grupos.
8. Como podríamos o que tendríamos que añadir y/o modificar del diseño para convertirlo en un cronómetro con sus funciones básicas.
9. Volviendo al apartado del principio donde se genero un documento, generar una nueva versión del mismo ya con lo que creen ahora que es el proceso de diseño de un sistema con esta metodología. Representar de forma gráfica el proceso seguido para conseguir lo que se pretende. Recomendación, Ir adaptando el lenguaje (en la medida que se pueda) al

Anexos Material que se dispone.

- Entorno de desarrollo ISE foundation.
- Quick Tutorial que se encuentra en la ayuda del Programa
- Placa de desarrollo Spartan 3 de Xilinx
- Acceso a Internet
- Ordenadores personales
- Enlace ftp: <ftp.etsii.ull.es/asignas/IDL-sistemas/DMLP>